
6.10 控制器——时序发生器

考纲定位：计算机组成原理 · 第 6 章 中央处理器（6.10） | 重要度 ★★★ | 常见考法：选择题（时序发生器、有限状态机、状态转换图/表）

一句话核心：时序发生器 = 产生时序信号的有限状态机；状态转换图/表是设计核心

一、传统三级时序中的时序发生器



本图定位：把时钟信号转换成状态周期、节拍电位、节拍脉冲的硬件

考点/易错

- 时序发生器由组合逻辑 + 状态寄存器构成，本质是一个同步时序电路
- 输入是时钟/复位，输出是各级时序信号；状态寄存器在时钟沿更新
- 三级时序的“状态周期/节拍”由时序发生器划分，不是由指令直接给出

补充


- 408 常问“时序发生器属于控制器还是运算器”：属于控制器
- 时序发生器不是“时钟源”：时钟源是晶振/时钟电路，时序发生器对时钟进行分频/编码

二、现代时序：有限状态机

时序发生器（同步时序电路）
（以传统三级时序中的时序发生器为例）


■ 时序发生器（同步时序电路）可以利用Moore型有限状态机FSM进行设计实现。　　数电课程学习过

□ 利用FSM描述状态周期以及节拍电位各种不同状态（组合）的变化情况。




Moore型FSM的核心特点


仅由节拍脉冲（下降沿）触发状态转换，与其他输入无关。
输出信号只取决于有限状态机FSM的当前状态。




数据通路那节课介绍过




上节课请同学们画过



现态	（在节拍脉冲的下降沿转换到）次态			输出（状态周期信号、节拍电位信号）
	所有指令	lw/sw/beq	add/addi	
S_0（0000）	S_1（0001）			$M_{IF}=1$，$T_1=1$
S_1（0001）	S_2（0010）			$M_{IF}=1$，$T_2=1$
S_2（0010）	S_3（0011）			$M_{IF}=1$，$T_3=1$
S_3（0011）		S_4（0100）	S_6（0110）	$M_{IF}=1$，$T_4=1$
S_4（0100）	S_5（0101）			$M_{CAL}=1$，$T_1=1$
S_5（0101）	S_6（0110）			$M_{CAL}=1$，$T_2=1$
S_6（0110）	S_7（0111）			$M_{EX}=1$，$T_1=1$
S_7（0111）	S_8（1000）			$M_{EX}=1$，$T_2=1$
S_8（1000）	S_0（0000）			$M_{EX}=1$，$T_3=1$





现态	（在节拍脉冲的下降沿转换到）次态			输出（状态周期信号、节拍电位信号）
	所有指令	lw/sw/beq	add/addi	
S_0（0000）	S_1（0001）			$M_{IF}=1$，$T_1=1$
S_1（0001）	S_2（0010）			$M_{IF}=1$，$T_2=1$
S_2（0010）	S_3（0011）			$M_{IF}=1$，$T_3=1$
S_3（0011）		S_4（0100）	S_6（0110）	$M_{IF}=1$，$T_4=1$
S_4（0100）	S_5（0101）			$M_{CAL}=1$，$T_1=1$
S_5（0101）	S_6（0110）			$M_{CAL}=1$，$T_2=1$
S_6（0110）	S_7（0111）			$M_{EX}=1$，$T_1=1$
S_7（0111）	S_8（1000）			$M_{EX}=1$，$T_2=1$
S_8（1000）	S_0（0000）			$M_{EX}=1$，$T_3=1$

本图定位：用有限状态机（FSM）描述指令执行的各个阶段，是 6.12 现代硬布线控制器的核心

考点/易错

- 状态转换图：节点 = 状态；边 = 次态 + 转换条件；输出 = 控制信号（Moore/Mealy 取决于设计）
- 状态转换表：现态 + 输入 → 次态/输出；用于写逻辑表达式
- 状态编码：二进制、格雷码、独热码；编码影响电路复杂度和速度
- FSM 设计流程：指令状态表 → 状态转换图 → 状态转换表 → 逻辑表达式 → 电路
- 状态是“时间阶段”，不是“指令类型”；同一状态可能服务多条指令
- 状态转换图的边不是数据流；不要把数据通路图与状态图混在一起

补充

- 现代硬布线控制器不再用三级时序，直接用基本时钟 + FSM，见 6.12
- 408 大题常给状态图，要求写状态表/控制信号表达式；先标清“现态/输入/次态/输出”四要素

三、例题

【2019年 题16】下列有关处理器时钟脉冲信号的叙述中，错误的是（D）。


A. 时钟脉冲信号由机器脉冲源发出的脉冲信号经整形和分频后形成 该叙述在传统处理器中成立。现代处理器的主流方式是倍频（提高频率）。

B. 时钟脉冲信号的宽度称为时钟周期，时钟周期的倒数为机器主频 叙述正确

C. 时钟周期以相邻状态单元间组合逻辑电路的最大延迟为基准确定 叙述正确，数电课程中重点介绍

D. 处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令 叙述错误

解析：



本图定位：用具体例子演示 FSM 的设计流程

考点/易错

- 先根据数据通路列出每条指令的微操作，再划分时钟周期，最后画状态图
- 状态转换条件来自指令译码、PSW 标志、外部信号
- 控制信号是状态的函数；不要把“转换条件”写成“输出”

补充

- 若题目给“指令状态表”，先检查每个状态对应哪些微操作；状态数不等于指令数
- 设计题通常按“状态表 → 表达式 → 电路”给分，步骤要写全

四、知识关联

- 前置：6.9 控制器——CPU时序及其控制方式
- 后续：6.11 控制器——三级时序的硬布线控制器（概述）、6.12 控制器——现代时序的硬布线控制器
- 全章导航：6.0 导航与术语